Les limites physiques à la nano-électronique

vendredi 14 mai 2010

Introduction

Depuis près de 40 ans, les dimensions des composants électroniques ont été divisées par deux tous les six ans. A partir de cette observation empirique, Moore a formulé une prescription pour le futur qui est à la base de la « roadmap » utilisée par l’industrie des semiconducteurs. Elle a servit comme guide à la recherche technologique et à planifier les investissements. Selon cette « loi de Moore », les transistors MOSFET seront à 35 nm en 2010 avant d’atteindre le nanomètre en 2040. Cette loi empirique aura une fin, au moins au niveau de l’atome et probablement bien avant. On examine ici les limitations physiques à l’échelle du nanomètre. Elles définieront en grande partie l’électronique « ultime ».

Introduction

Depuis près de 40 ans, les dimensions des composants électroniques ont été divisées par deux tous les six ans. A partir de cette observation empirique, Moore a formulé une prescription pour le futur qui est à la base de la « roadmap » utilisée par l’industrie des semiconducteurs. Elle a servit comme guide à la recherche technologique et à planifier les investissements. Selon cette « loi de Moore », les transistors MOSFET seront à 35 nm en 2010 avant d’atteindre le nanomètre en 2040. Cette loi empirique aura une fin, au moins au niveau de l’atome et probablement bien avant. On examine ici les limitations physiques à l’échelle du nanomètre. Elles définieront en grande partie l’électronique « ultime ».

Limitations physiques aux circuits intégrés

Tout en diminuant la taille des composants, l’industrie des semiconducteurs a su augmenter leur densité d’integration permettant d’offrir une puissance de calcul grandissante. Alors que le nombre de transistor sur une puce a augmenté selon la loi de Moore, le coût de production d’un circuit intégré est resté constant à environ une centaine d’euros au cm2. Si les économies d’échelle doivent operer comme par le passé, il faudra continuer à diminuer la taille des composants pour continuer à les intégrer à des densités toujours plus grandes. Cette réduction d’échelle amènera les composants dans le domaine de la mésophysique, ou la physique quantique contrôle directement leur comportement.

Si le prix par cm2 d’un circuit reste constant, la figure de mérite appropriée pour comparer différentes technologies est le nombre d’opérations qui peuvent être faites par cm2 et par seconde. Même si leur prix par cm2 ne reste pas constant, il est probable que les futurs microprocesseurs auront une surface de quelques cm2. Des circuits de plus grande taille ne seraient pas suffisament pratiques et aux très petites tailles, les capacités chutent. Il est donc interessant d’examiner la puissance de calcul qui peut être intégrée par cm2. Il y a deux façons d’augmenter la puissance de calcul dans un circuit intégré : soit on augmente la densité des composants soit le temps nécessaire à chaque opération est raccourci. Sur la figure 1, les différentes contraintes physiques vont se traduire par une relation entre la densité de composants et temps moyen d’opération par composant.

Il n’est pas possible d’augmenter la densité des composants et de diminuer leur temps d’opération sans limite.
GIF - 21.1 ko
contraintes physiques densité/vitesse
Le temps d’opération moyen par composant est souvent inférieur à la période de l’horloge car tous les composants ne sont pas actifs à tous les cycles de l’horloge. Ce temps dépend de l’architecture du circuit.

Dissipation d’énergie

Si on met de coté le calcul quantique et les méthodes de calcul adabatiques (réversibles), une limite sévère aux circuits intégrés est leur capacité à évacuer la chaleur produite par les opérations de calcul. A température ordinaire (300K), les fluctuations thermiques induisent des transitions dont l’énergie est de l’ordre de kBT=5 10-21 J. Pour qu’un circuit soit stable par rapport aux fluctuations (c-à-d ne fasse pas d’erreur), il faut que chaque opération dissipe dix fois plus d’énergie, soit 5 10-20 J. La puissance dissipée par cm2 d’un circuit intégré est donc le rapport [densité de composants]/[temps/op]. C’est un minimum : en pratique les quantités d’énergie dissipées sont beaucoup plus grandes. L’énergie thermique qui peut être évacuée est limitée par la conductivité thermique globale. Ceci fixe l’énergie maximale qu’on peut évacuer de façon réaliste à 25 W/cm2. [1] Cette limite dissipative apparaît comme une droite sur la figure 1 (échelle log-log) : la zone en dessous de cette ligne n’est plus accessible. D’après cette contrainte, un circuit intégré avec des composants nanométriques, ne peut fonctionner qu’à quelques dizaines de kiloHertz pour pouvoir évacuer l’énergie dissipée. La technologie qui s’approche le plus de cette droite fournit la plus grande puissance de calcul à coût donné.

Le principe d’incertitude de Heisenberg

D’après le principe d’incertitude de Heisenberg une fluctuation quantique d’énergie E dure pendant un temps h/E, où h est la constante de Planck. Si l’énergie de commutation d’un bit est supérieure à 5 10-20 J, le temps de transition quantique est de 10-14 seconde. Pour éviter des erreurs quantiques, le temps de commutation doit être plus long, disons 5 10-14 seconde. Ce temps apparait comme la ligne horizontale en bas de la figure 1. Elle intersecte la limite dissipative à une densité de 107, une densité atteinte dans les circuits actuels. Les effets dissipatifs sont donc plus contraignant que les effets quantiques sur les dispositifs fonctionnant à température ambiante. Pour les dispositifs refroidis, ou basé sur des technologies non-dissipatives (calcul quantique ou adiabatique) il n’en va pas de même.

Limite relativiste de propagation de l’information

Aucune information « utile » ne peut être être transmise au delà de la vitesse de la lumière, ce qui pour un circuit intégré de 1 cm, donne un temps minimum de 0,3/\sqrt{\epsilon} nanoseconde pour la propagation d’un signal sur toute la puce (ε est la constante diélectrique). On limite cette contrainte en placant les composants de facon que leur communication reste aussi locale que possible. Cette contrainte intervient surtout dans l’architecture des composants.

Le délai RC

Lorsqu’un composant du circuit est chargé, il faut un temps minimum pour « sortir » cette charge par un circuit de conductance G. Compte tenu de la capacité C du composant, il en résulte un temps τ=C/G. G est limité par l’impédance de sortie du composant et la résistance du fil d’amenée. On se concentre sur l’évolution de cette dernière contribution à G avec la miniaturisation. Supposons que l’épaisseur t du fil de longueur L et de largeur w est inférieure à longueur d’ondes de Fermi λF des électrons. Danc cette limite, sa conductance est

G=\frac{2e^2}{h} N_{eff},~N_{eff}=2\frac{w l_e}{\lambda_F L}
le est le libre parcours moyen élastique d’un électron. Tant que le est inférieur à L, G est invariant par un changement d’échelle (de la largeur w et la longueur L). La miniaturisation latérale du fil ne peut aller en dessous de la longueur d’ondes de Fermi des électrons sans devenir isolant. La conductance ultime est alors de 2e2/h=1/(13000Ω). Sachant que la capacitance d’un composant de taille L est d’environ 0.04εL, le temps τ correspondant à cette limite ultime est d’environ τ=0.1/√[densité de composants]. Cette limite est repésentée en pointillé sur la figure 1. A cette limite, il ne reste qu’un seul canal quantique de conduction : on peut considérer que le comportement du circuit est dans cette limite dominé par la physique quantique.

Conclusion

Les dispositifs MOS d’aujourd’hui sont aussi représentés sur la figure 1. On voit que s’il existe encore une marge de progression en terme de densité et du temps d’opération des composants, les limites physiques ultimes se rapprochent, et ceci d’autant plus que d’autres limitations n’ont pas été prise en compte dans la discussion pour rester à l’essentiel. Parmi eux, les effets Coulombiens dans les MOSFETS vont nécessiter au minimum de modifier leur conception :

Lorsqu’on diminue la taille du canal d’un MOSFET, il contient un nombre d’électrons de plus en plus petit (quelques unités). Leur fonction d’ondes s’étend largement au delà du canal et il est nécessaire d’entourer (grid all around) celui-ci pour atteindre un effet transistor suffisant. La proximité de cette grille modifie localement la constante diélectrique et diminue l’interaction Coulombienne au dessous des grilles. Ces effets favorisent une localisation de Mott des charges dans le canal, transformant le MOSFET en transistor à un électron.

Les limitations principales face auquelles les dispositifs devront faire face sont donc (1) la dissipation (2) les effets de localisation (Coulombien et/ou quantique) dans les MOSFET. Pour faire face à ces limites des technologies de rupture basées sur une conception quantique des composants sont explorées.


[1] The National Technology Roadmap For Semiconductors, Semiconductor Industry Association. Publication

Cet article est repris du site C’NANO Rhône-Alpes


Les nanos c'est: